서보의 안정화 시간은 거의 사용되는 캡 용량과 저항값이 결정할 겁니다. 해당 회로는 사실 Op-Amp를 이용한 적분기(integrator) 형태인지라, 안정화 시간은 서보의 개방회로이득(open-loop gain)과 요구되는 출력전압에 따라 결정됩니다. 그리고 이 안정화 시간은 적분기 회로의 RC 시상수(time constant)에도 비례하지요. 역시 저역 깎아 먹히는 것 역시 회로의 RC 시상수가 결정합니다. 따라서

천천히 안정화된다 ->  RC 시상수가 크다 -> 저역통과필터의 차단 주파수가 작다

이런 원리에 의해서 저역이 덜 깎입니다. 그러나 서보에 요구되는 출력전압에 따라서도 안정화 시간은 바뀌기 때문에 항상 천천히 안정화된다고 저역이 덜 깎이는 건 아니죠.

또한 서보의 적분기 회로는 사실 직류에 대해서 개방 회로인지라, 이상적인 Op-Amp로는 거의 무한대에 가까운 전압이 출력되어야 합니다. 그러나 실제로는 출력 전압에 의해서 제한이 걸려 있기 때문에, 최대로 출력가능한 전압에서―대개 공급전압에서 2~3V 뺀 값입니다―포화(saturation)되지요. 바로 그 전까지가 서보에 의해서 컨트롤될 수 있는 상황입니다. 만약 앰프의 출력 오프셋이 지나치게 커서 서보가 포화되어버린다면, 출력 오프셋은 조정되지 않습니다. 심한 경우, 서보가 '나 이렇게 못 살아!!!!!'하면서 뻗어버릴 수도 있죠.

그리고 이런 점 때문에 회로 설명이 어려운 감이 있습니다. 보통 Op-Amp회로는 이상적인 Op-Amp로 가정해야 회로 설명이 쉬운데 서보 회로는 실제 Op-Amp 특성에 기반해서 설명해야 설명이 가능합니다. 따라서 유한한 개방회로이득과 최대 출력 전압을 전부 고려해야 하지요. 그 점이 골치 아픕니다. -_-