공제 중인 골드문드 회로도와 PCB아트웍, 부품리스트입니다.

 회로는 공개된 미메시스3의 회로를 아트웍한 것입니다.

회로에 대해 간단히 설명하면,

초단 differential 증폭단은 듀얼 JFET 2N5565를 사용해서 구성되어 있습니다. 초단 FET 구성은 바이어스 전류가 매우 작다는 장점이 있어서

바이어스 전류에 의해 발생한 출력 offseet 전압이 없다는 장점이 있습니다. 대신 두 JFET소자간의 편차에 의한 입력 offset 전압이 BJT에 비해 크지만 파워앰프에서는  문제 되지 않습니다.  JFET의 바이어스 전류는 T5로 구성된 정전류 회로에서 공급되며 바이어스 전류는 6V / 3k옴 = 2mA 이고, 각 JFET에  1mA의 바이어스 전류로  나누어 집니다. JFET 드레인에는 T3, T4로 구성된 cascode 회로가 사용되어 있습니다. cascode 를 사용하면  JFET의 드레인 전압이 T3, T4의 저임피던스의 에미터에 연결되어 있으므로, 드레인 전압이 거의 변하지 않습니다. 밀러효과를 제거하여 고속동작에도 유리하고,  비선형적인 문제를 저감합니다.  저왜율로 증폭기를 설계하는데 있어서 필수 라고 할 수 있습니다.  또한, 내압이 낮은  JFET의 사용을 가능하게 합니다. JFET의 드레인 전압은 대략  VCC * 33k / (51k + 33k) 로 낮은 DC 전압으로 고정됩니다.   

차동증폭기의 출력은  캐스코드 TR의 콜렉터에 나타납니다.  이 차동증폭기는 앰프입력 전압과 출력에서 감쇠기 거친 피드백 된 전압의 차이를 증폭합니다.

앰프 입력 전압이 증가하면 R1의 전류가 증가하고 T3의 콜렉터 전압은 감소하고, R2의 전류는 감소하므로 T4의 콜렉터 전압은 증가하는 식으로 동작합니다.

전압증폭단의 전원전압이 +100V  -100V라고 가정하면 2N5566은 Vds = 40V 정도가 되고 전류가 각각 1mA 이므로  80mW의 열이 발생합니다.

T3과 T4는 Vce가 60V이므로 각각 60mW 정도로 TO-92 타입으로도 견딜 것 같습니다.  BC546를 구하기 어려우면  대치로 2N5551이 좋을 것 같습니다. 핀순서는 BC546과 반대입니다

T5의 Vce는 80V 정도이므로 80mW이고,  T6은  70mW 이므로   이것도 BC182를 구하기 어려우면 2N5551을 사용해도 좋습니다.

파워앰프의 open loop 게인이 매우 크다면 초단 차동증폭기의 두입력의 전압은 같도록 파워앰프의 출력전압이 나가고,  R21과 R13으로 구성된 감쇠기를 통해 피드백 되므로

감쇠기의 감쇠비의 역수가 앰프의 closed loop 게인이 됩니다.  파워앰프의 closed loop gian은  1 + R21/R13 = 31.3 배 입니다. R21/R13 의 비율을 조정하여 게인을 바꿀수 있습니다.  

 

초단의 차동증폭기 출력은 T7, T8로 구성된 두번째 차동증폭기로 입력되어 증폭됩니다. 이 차동증폭기는 T9, T10  로 구성된 커런트 미러 회로를 부하로 하여 큰 전압 이득을 얻고 있습니다.  T7의 콜렉터 전류는 커런트 미러에 의해 전류가 copy되어 T10의 콜렉터 전류로 출력됩니다. 신호에 의해서 T8의 콜렉터 전류가 증가(감소)하면 T10의 콜렉터 전류는 감소(증가)하는 식으로 동작하고  T8 과 T10의 콜렉터는 전류 출력이므로 두 콜렉터 전류는 조금만 차이가 나도 큰 전압차이로 나타납니다.  그러나, 여기서 발생된 전압은 출력임피던스가 높기 때문에 바로 스피커를 구동 못하고 에미터 팔로워 또는 소스 팔로워로 된 출력단으로 출력 임피던스를 낮추어서 스피커를 구동합니다.

  +전원으로 부터 T3 또는 T4의 콜렉터 전압은  (3k + 110옴) * 1mA = 3.11V 이므로,   +전원으로 부터 T7또는 T8의베이스 베이스 전압은 3.11V 가 됩니다.  

R16에 바이어스 전류가 합쳐져서 흐르고 T7, T8에  절반씩 나누어서 흐르므로, T7과 T8에 흐르는 바이어스 전류는  (3.11V  - 0.7V)/ (150 * 2 + 75) = 6.42mA 가 흐릅니다.

T7의 발열은 R19//R20의 전압강하를 고려하면  대략 ( 200V - (6.42mA * 15k옴) )  * 6.42mA = 0.665W 정도로 작은 방열판이 필요할 것 같습니다. T9는 다이오드로 접속이므로 발열은 거의 없습니다.  T8과 T9도 거의 0.6W의 열이 발생하여 소형 방열판을 다는 것이 좋을 것 같습니다.

 

MOSFET를 출력단으로 사용하면 게이트에 전류가 흐르지 않아 드라이버 TR이 생략되는 경우가 많습니다. 이건 DC일 때의 이야기고 AC신호에서는 게이트의 입력 용량 수백pF를 충방전하기 위한 전류가 흐릅니다. 전압증폭단의 임피던스가 높은 신호로 MOSFET 게이트를 구동하면 높은 주파수에서는 신호의 상승과 하강이 느려지게 됩니다. 여기서 처럼 MOSFET를 3병렬로 하면 게이트 용량은 더욱 올라가서 신호의 상승/하강이 더 느려지게 됩니다. 그래서  T11과 T12로 드라이버단을 추가한 것입니다.  출력단의 바이어스 전압은 R20에서 만들어 지고 여기에는 6.42mA의 전류가 흐르고 R20의 양단은 1.73V의 전압으로 출력단을 바이어스 합니다. 드라이버 TR의 Vbe 전압강하를 고려하면 각 MOSFET에는 약 0.16V의 바이어스 전압이 걸립니다. MOSFET의 아이들링 전류는 생각보다 작을 것 같은데요.. 제작하면서 튜닝이 필요할 것 같습니다. 아이들링 전류조정은 R20의 저항 값을 바꿔서 조정해야 할 것 같습니다. T11과 T12의 BSS71/BSS74 는 구하기 어려울 것으로 생각됩니다.  대치로 2N3440/2N5416 이나  TO-220 타입의 MJE15032/MJE15033을 사용하시기 바랍니다. 

 

전압증폭단의 전원은 원회로에서는 D6, D7(D10, D8)을 구성한 배전압 정류를 사용하여 높은 전원전압을 얻습니다. 배전압정류회로의 부하전류가 0이라면 AC60V의 배전압 정류는

대략 60 * 1.414 * 2 = 170V의 높은 전압이 얻어지지만 R38과 R32(R39와 R33)에 의해 부하전류에 의한 전압강하가 발생하여 실제로는 이보다 낮게 됩니다. 원회로도에서 C14(C17)의 내압을 100V로 한 것을 보면 전압증폭단의 전원 전압은 100V 이하로 얻어질 것으로 생각합니다.

공제한 PCB는 전압증폭단의 전원을 출력단의 전원에서 공급할 수 있도록 R40과 R41을  추가 했으며,  R40과 R41을 연결하고 R32와 R33을 떼면  전압증폭단은 출력단에서 전원을 공급받을 수 있습니다.  전압증폭단의 전류는 그렇게 크지 않으므로 리플제거 필터용으로 사용된 T21과 T22의 발열은 그렇게 크지 않을 것 생각됩니다.  BD249/BD250을 구하기 어려우면 구하기 TO-3P 타입의 내압 100V 이상의 파워트랜지스터를 사용해도 됩니다.  

 

PCB 기판이 입수되면 제작하면서 측정결과를 올리도록 하겠습니다.