정원경 님께서 많이 기대하시는 것 같아서 일단 자유게시판에 안정시간에 관련된 내용만 개략적으로 올리고

포괄적으로 정리해서 일반 정보 게시판에 올리겠습니다. 개인적으로도 정리하면서 정말 알짜배기 정보란 생각이 들더군요. (괜한 자뻑 ^^;;)

여하튼 결국 이것도 RC 회로라고, 직류 RC 회로 분석해서 흔히 볼 수 있는 지수함수가 등장합니다.

(즉 회로를 분석하려면 미분방정식도 풀어야 한단 이야기...)

v가 바로 앰프에서 출력되는 전압이고, v_o가 바로 서보가 없을 때의 출력 오프셋입니다.

τ는 우리가 흔히 '시상수' 혹은 '시정수'라고 부르는 RC time constant인데 실질적으로는 aτ가 시상수 역할을 합니다.

a는 회로에 따라 다 다르게 주어지는데 대개 앰프의 증폭율이 클 수록, 서보 회로의 출력 임피던스가 작을 수록 작은 것 같더군요.

여하튼 시간이 aτ만큼 지나면 v_o의 약 36.8%로 만큼 줄어듭니다. 2aτ만큼 지나면 13.5%로 줄어들고요.

그러나 실제로 우리가 원하는 전압은 vo에 대한 상대적인 출력 오프셋이 아니라

20mV(적어도 50mV) 미만의 오프셋인만큼 원하는 안정시간은 이 시상수로 결정되지 않습니다.

실제로 위 지수 방정식을 풀어야 하지요 ^^;;

위 지수 방정식을 풀게되면 v_o가 클수록, aτ가 작을수록 요구되는 안정 시간은 작아집니다. 

따라서 서보 없이 출력되는 오프셋을 일단 최대한 줄이는 게 필요하고, 때에 따라서는 서보가 있더라도

입력 커플링 캡이나 릴레이 회로와 연동되는 보호 회로가 필요할 수 있습니다.

또한 aτ를 적당한 값으로 맞추는 것도 중요하지요. (그러나 τ는 서보에 의한 저역 감소와도 연관이 있어서 0.1 이상으로 하셔야 합니다.)

웬만하면 PSPICE 시뮬레이션을 통해 실제 트랜지언트(transient)를 확인해보시는 게 좋습니다.

위와 같은 회로 구성에서 50mV만큼의 오프셋을 스텝 시그널(step signal)로 입력하고, Pspice로 출력을 타임 도메인으로 시뮬레이션해봅니다.

앰프의 부궤환으로 인한 트랜지언트를 무시하고 계산해보니, 5.5초에서 36.8%, 즉 18.4mV로 줄어든다고 계산되네요.

실제 시뮬레이션 결과는 이렇습니다.

실제 시뮬레이션 결과로는 5.5초보다 좀 더 빨리, 5.2초 정도에 18.4mV에 도달합니다. 실제 회로에서는 실제 소자들의 트랜지언트까지 합산되기 때문에 조금 다른 값이 나오겠지요. 그러나 큰 차이는 없으리라 생각합니다.